VINCENT BEROULLE

Conférences

Conception numérique

Vérification fonctionnelle des systèmes intégrés

Introduction à la recherche

Projets antérieurs

EMNESS « Réseau européen de masters sur la sécurité et la sûreté des systèmes embarqués »

Coordinateur de projet de partenariat de coopération ERASMUS+

Partenaires universitaires: Université de Stuttgart, Université de Fribourg, Université du Pirée, Université de Barcelone (UPC), Politecnico di Torino, Grenoble INP Phelma

Vincent Beroulle est professeur à l'Institut de technologie de Grenoble. Il a obtenu un diplôme d’ingénieur à l’Institut national polytechnique de Grenoble (INPG) en 1996, ainsi qu’un master et un doctorat en microélectronique à l’université de Montpellier II, respectivement en 1999 et 2002. Ses recherches portent sur la sécurité et la fiabilité des circuits intégrés et des systèmes complexes, avec un accent particulier sur la modélisation des défaillances et l’injection de défaillances à l’aide de plateformes d’émulation.

https://cv.archives-ouvertes.fr/vincent-beroulle

Projets en cours

CORAM - H4 : Plateforme de supervision d'une flotte de véhicules autonomes

Le projet CORAM-H4 développe une plateforme de supervision destinée aux flottes de véhicules autonomes. Il intègre des mécanismes de sécurité matérielle et de tolérance aux pannes afin de garantir la fiabilité du système. Le projet traite des vulnérabilités matérielles, notamment des attaques par injection de pannes, et évalue leur impact sur les fonctions critiques de mobilité.

Partenaires industriels : BETI, GESTE, Orange

RAR - TWINSEC : jumeau numérique pour la sécurité native des systèmes embarqués

TWINSEC a pour objectif de développer un jumeau numérique de systèmes embarqués sécurisés. Ce modèle virtuel permet de simuler et d'analyser le comportement du matériel, les attaques physiques et les effets de l'injection de défauts. Il facilite la conception de systèmes sécurisés dès la conception au niveau de la micro-architecture.

Partenaires universitaires : CEA, TIMA, Verimag, EMSE, Inria, CentraleSupélec

ANR - POP : Attaques par mise hors tension sur les PUF

Le projet POP étudie les attaques de type « power-off » visant les fonctions physiques non clonables (PUF). Il analyse l'impact des perturbations d'alimentation et de l'injection de défauts sur les primitives de sécurité matérielles. Le projet développe des contre-mesures robustes destinées à protéger les mécanismes d'authentification et de génération de clés.

Coordinateur : MSE
Partenaires universitaires : TIMA, LHC, LCIS

PEPR Cyber - ARSENE : Architectures sécurisées pour les systèmes numériques embarqués

ARSENE rassemble la communauté de recherche française spécialisée dans la sécurité des systèmes embarqués. Ce projet développe des architectures matérielles sécurisées, en mettant particulièrement l'accent sur les processeurs RISC-V. Il étudie les attaques physiques, l'injection de défauts et les menaces par canaux latéraux, et valide les contre-mesures à l'aide de démonstrateurs ASIC et FPGA.

Coordinateur : CEA
Partenaires universitaires : Inria, IMT, TIMA, LabSTICC, LIRMM, Verimag, LCIS

MIAI - ESSAIM-CPS : Méthodes intégrées, sûres et sécurisées basées sur l'IA pour les systèmes cyber-physiques interactifs

ESSAIM-CPS développe des méthodes basées sur l'intelligence artificielle pour garantir un fonctionnement sûr et sécurisé des systèmes cyber-physiques interactifs, en mettant l'accent sur la coordination multi-robots. Le projet porte sur la sécurité matérielle, l'injection de défauts et la robustesse des contrôleurs embarqués, afin d'assurer un comportement fiable en cas de perturbations et d'éventuelles attaques cyber-physiques.

Partenaires universitaires / Coordinateurs : Grenoble INP – Esisar / LCIS (chef de file), ONERA

Projets antérieurs

• EA Persyval Coordinateur du projet CLAM «Analyse des défaillances inter-couches pour l’architecture des microprocesseurs» Partenaires universitaires : LCIS (chef de file), TIMA, Verimag
• Responsable du projet DETOXIO-S au sein du LCIS (Financement de la région AURA), « Évaluation de la sécurité d’une application basée sur un FPGA » Partenaires industriels : Serenicity (chef de file), Clesse, Grenoble INP Esisar
• Co-responsable du projet ANACONDA au LCIS (financé par la région AURA), « Analyse automatisée de la cybersécurité à l'aide d'outils non intrusifs » Partenaires industriels : Ponant Technologies (chef de file), Rtone ; Partenaires universitaires : LCIS (chef de file), Grenoble Esisar
• Projet Safe-RFID Coordinateur (financement ANR JCJC) : « Fiabilité et sécurité des systèmes RFID », amélioration de la fiabilité des systèmes RFID, analyse des vulnérabilités des systèmes RFID, modèle de simulation de défaillances pour les systèmes RFID
• ANR Projet LIESSE « Effets des défauts induits par laser dans les circuits dédiés à la sécurité », Partenaire industriel : ST Microelectronics ; Partenaires universitaires : LIRMM (chef de file), LCIS, TIMA, ENSME, ONERA
• Coordinateur du projet Safe-Air (Financement de la région AURA) : « Évaluation de la sécurité des systèmes aéronautiques à l’aide de plateformes virtuelles » Partenaires industriels : Thales Valence, AEDvices consulting ; Partenaires universitaires : LCIS (chef de file), TIMA, LHC

Encadrement actuel de thèses de doctorat

• Daniel THRION, « Analyse des vulnérabilités des systèmes sûrs et sécurisés », décembre 2023
• Mouad RABIAI, « Renforcement de la sécurité des microarchitectures RISC-V contre l'injection de défauts par laser : modélisation des défauts et développement de contre-mesures au niveau RTL », novembre 2025
• Romain EGUINA, « Robustesse des modules d'IA pour les applications critiques », février 2026
• Issam LAHRECH, « Mesure de protection matérielle configurable par logiciel contre les attaques par défaut physique dans un cœur RISC-V 32 bits », octobre 2026

Encadrement de thèses antérieures

• Quentin JAYET, « Attestation d'un temps écoulé en embarqué », soutenance orale du 9 décembre 2025
• Hiep Manh DO, « Conception d'étiquettes sécurisées à l'aide de l'ECC », soutenance orale du 6 octobre 2025
• Aghiles DAOUDI (TIMA/LCIS), « Conception, caractérisation et évaluation de la sécurité des fonctions physiquement non clonables », soutenance orale le 23 septembre 2025
• Ihab ALSHAER, «Analyse des défaillances inter-couches dans l'architecture des microprocesseurs», soutenance orale le 16 octobre 2023
• Amir ALI POUR, « Apprentissage automatique pour la modélisation des PUF », soutenance orale en décembre 2022
• Nikolaos Foivos POLYCHRONOUS, « Conception de systèmes embarqués critiques », soutenance orale en janvier 2023
• Zahra KAZEMI, «Attaques par injection de défauts sur les applications embarquées : caractérisation et évaluation», soutenance orale en février 2022
• Julie ROUX, « Évaluation de la robustesse des systèmes critiques par analyse cross-layer », thèse soutenue le 7 janvier 2022
• Baptiste PESTOURIE, « Mesure de distance et localisation sécurisées basées sur la technologie UWB », thèse soutenue le 4 décembre 2020, vidéo de la soutenance
• Johan LAURENT, « Modélisation des fautes à l'aide de la description RTL des microarchitectures pour l'analyse conjointe des vulnérabilités matérielles et logicielles », thèse soutenue le 19 novembre 2020, manuscrit, soutenance, vidéo de la soutenance
• Arash NEIJAT, « Détection des chevaux de Troie matériels combinée aux méthodes d'obfuscation » (2014-2019), soutenue le 25 janvier 2019
• Jérémy DUBEUF, « Étude et mise en œuvre de contre-mesures matérielles pour la protection des dispositifs cryptographiques basés sur les courbes elliptiques » (2015-2018), CIFRE Maxim Integrated
• Athanasios PAPADIMITRIOU, « Modélisation au niveau RTL des attaques laser et émulation pour l'évaluation des contre-mesures » (2012-2015), projet ANR LIESSE
• Omar ABDELMALEK, « Conception et prototypage d'une architecture de tag UHF robuste » (2011-2015), projet ANR SafeRFID
• Noémie BOHER, « Analyse, modélisation et conception de circuits analogiques de gestion de la sécurité embarquée sur procédé CMOS », (2012-2015), thèse CIFRE STMicroelectronics
• Gilles FRITZ, « Méthode de surveillance pour la détection en ligne des défauts dans les systèmes RFID », soutenue le 10 décembre 2012
• Youssef SERRESTOU, « Optimisation de la qualité de la vérification fonctionnelle par analyse de mutation », soutenue le 8 décembre 2008
• Tu TRAN XUAN, thèse réalisée au CEA-LETI, « Méthode de test et conception en vue du test pour les réseaux sur puce asynchrones : application au réseau ANOC », soutenue le 12 février 2008
• Yves JOANNON, CIFRE ST Microelectronics, « Qualification et génération automatique de stimuli pour le test de systèmes sur puce (SoC) analogiques mixtes et RF », thèse soutenue le 11 avril 2008
• Rami KHOURI, « Modélisation comportementale en VHDL-AMS de la liaison RF pour la simulation et l'optimisation des systèmes RFID UHF et micro-ondes », soutenue le 28 mai 2007